サンフランシスコで開催されたインテル・テクノロジー・マニュファクチャリング・デイで、インテルはムーアの法則がまだ終わっていない、と考える理由を説明し、ムーアの法則が提唱する進化のペースが近年も有効であり続けていることを反映する数字を示した。彼らは 3 世代にわたり (そして現在は 4 世代目へ向かう途中です)、同じ 14 ナノメートルのプロセスでチップを生産し続けて以来、「チクタク」モデルは破られています。 Intelによると、今年下半期にはCannon Lakeと10ナノメートルがデビューする予定で、これらが製造プロセスの鍵となるという。
現時点では同社は最終製品については語っておらず、このイベントはそれに関するものではなく、競合他社が密度に関する情報を提供せずに使用している純粋な数値を超えて、同社の生産技術がどのように競合他社の先を行き続けているかを示すことが目的でした。他の工場の。その意味で、10ナノメートルの鍵は、第3世代のFinFETテクノロジーを使用し、ハイパースケーリング( Hyper Scaling )とマルチパターンおよび自己整合ダブルパターンシステムを利用することであり、これによりIntelはトランジスタのサイズを縮小できるが、 、何よりも、それぞれのコストを削減します。
各世代で典型的な密度の 2 倍の増加とは程遠く、Cannon Lake と 10 ナノメートルで製造された残りのプロセッサでは、14 ナノメートルに比べて 2.7 倍の増加がもたらされます。回路間の距離（ゲートピッチ）は54ナノメートル（14ナノメートルに比べ0.78倍）、セル高さは272ナノメートルと0.68倍となった。
これらの進歩により、Cannon Lake の平方ミリメートルあたり 100 メガ トランジスタまでのステップアップが可能になります。これは、現在の改良された 14 ナノメートル プロセスと比較して 2.7 倍の増加を表す数字です。インテルの幹部らは、自社のチップが競合他社よりも一世代先を行っていると述べたほか、チップの製造コストが30％削減されると述べた。
これが自分のコンピュータにとって何を意味するかに関心のあるエンド ユーザーにとっては、パフォーマンスが最大 25% 向上し、エネルギーが 45% 節約される、つまり 14 ナノメートルのみで同じ電力を供給できるということです。利用率は55％で、この意味では近年最高の数字となっている。新しいスキームに続く次の世代では「10+」となるプロセスの改善により、パフォーマンスがさらに 15%、効率が 30% 向上すると報告されています。
最初のチップが市場に登場するまでは、今年の後半まで待たなければなりません。現行世代の Kaby Lake で起こったように、おそらく低電力チップが最初に発売され、高性能チップが後に発売されます。 Intelは、14ナノメートルを使用するより中間的な世代であるCoffee Lakeを準備しており、両製品ラインを商業的に分離するためにどのような商業戦略に従うのかを見るのは興味深いでしょう。